當前位置:主頁 > 新聞資訊 > 行業動態

產品導航

服務支持

及時為您解答疑惑解決產品疑問請撥打咨詢熱線
咨詢熱線:

400-845-0788

021-60778788

售后服務:

周 經 理

13601920788

在線客服:
為您提供全方位的服務方案
行業動態

高頻下電容的使用原則

來源:美端電氣 ??發布時間:2020-05-27 14:52


高頻下電容的使用原則

配置電容的教訓值
好的高頻去耦電容可能去除高到1GHZ的高頻成份。數字接地電阻測試儀電力設備制造廠家及電力發、供電部門在變壓器出廠檢驗、交接試驗、預防性試驗工作中的必測項目,能有效提高產品質量和防止電力事故的發生。變壓器直流電阻測試儀,由大功率開關電源電路、精密小信號測量電路、保護電路、高速單片機控制電路等組成,具有儀器自檢、信號測量、數據處理、快速放電、打印結果等功能。陶瓷片電容或多層陶瓷電容的高頻特點較好。設計印刷線路板時,每個集成電路的電源,地之間都要加一個去耦電容。去耦電容有兩個作用:一方面是本集成電路的蓄能電容,供給跟接收該集成電路開門關門霎時的充放電能;另一方面旁路掉該器件的高頻噪聲。數字電路中典范的去耦電容為0.1uf的去耦電容有5nH散布電感,它的并行共振頻率大概在7MHz左右,也就是說對10MHz以下的噪聲有較好的去耦作用,對40MHz以上的噪聲多少乎不起作用。
1uf,10uf電容,并行共振頻率在20MHz以上,去除高頻率噪聲的后果要好一些。在電源進入印刷板的處所跟一個1uf或10uf的去高頻電容往往是有利的,即便是用電池供電的體系也須要這種電容。
每10片左右的集成電路要加一片充放電電容,或稱為蓄放電容,電容大小可選10uf。最好不必電解電容,電解電容是兩層溥膜卷起來的,這種卷起來的結構在高頻時表示為電感,最好利用膽電容或聚碳酸醞電容。 去耦電容值的選取并不嚴格,可按C=1/f盤算;即10MHz取0.1uf。
因為不管利用怎么的電源調配計劃,全部體系會產生足夠導致問題產生的噪聲,額定的過濾辦法是必須的。這一任務由旁路電容實現。個別來說,一個1uf-10uf 的電容將被放在體系的電源接入端,板上每個設備的電源腳與地線腳之間應放置一個0.01uf-0.1uf 的電容。旁路電容就是過濾器。放在電源接入真個大電容(約10uf)用來過濾板子產生的低頻(比方60hz 線路頻率)。板上工作中的設備產生的噪聲會產生從100mhz 到更高頻率間的合共振(harmonics)。每個芯片間都要放置旁路電容,這些電容比較小,大概0.1u 左右。
退藕電容的個別配置準則

  1. 電源輸入端跨接10 ~100uf的電解電容器。如有可能,接100uf以上的更好。

  2. 準則上每個集成電路芯片都應安排一個0.01pf的瓷片電容,如遇印制板縫隙不夠,可每4~8個芯片安排一個1 ~ 10pf的但電容。

  3. 對抗噪才干弱、關斷時電源變更大的器件,如 ra
  M、rom存儲器件,應在芯片的 電源線跟地線之間直接入退藕電容。
4、電容引線不能太長,尤其是高頻旁路電容不能有引線。地網接地電阻測試儀將兩根接地棒分別插入地面400mm深,一根離接地體40m遠,另一根離接地體20m遠。此外,還應留神以下兩點:

  A、 在印制板中有接觸器、繼電器、按鈕等元件時.操作它們時均會產生較大火花放電 ,必須采取附圖所示的 rc 電路來接收放電電流。個別 r 取 1 ~ 2k,c取2.2 ~ 47uf。
cmos的輸入阻抗很高,且易受感應,因此在利用時對不必端要接地或接正電源。
因為大局部能量的交換也是重要集中于器件的電源跟地引腳,而這些引腳又是獨破的直接跟地電平面相連接的。這樣,電壓的穩定實際上重要是因為電流的不公道散布引起。但電流的散布不公道重要是因為大量的過孔跟隔離帶造成的。這種情況下的電壓穩定將重要傳輸跟影響到器件的電源跟地線引腳上。
為減小集成電路芯片電源上的電壓剎時過沖,應當為集成電路芯片增加去耦電容。這可能有效去除電源上的毛刺的影響并減少在印制板上的電源環路的輻射。
當去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層上時,其平滑毛刺的后果最好。這就是為什么有一些器件插座上帶有去耦電容,而有的器件請求去耦電容距器件的間隔要足夠的小。
 
去耦電容配置的個別準則如下:
● 電源輸入端跨接一個10~100uF的電解電容器,假如印制電路板的位置容許,采取100uF以上的電解電容器的抗煩擾后果會更好。
● 為每個集成電路芯片配置一個0.01uF的陶瓷電容器。如碰到印制電路板空間小而裝不下時,可每4~10個芯片配置一個1~10uF鉭電解電容器,這種器件的高頻阻抗特別小,在500kHz~20MHz范疇內阻抗小于1Ω而且漏電流很小(0.5uA以下)。
對噪聲才干弱、關斷時電流變更大的器件跟RO
  M、RAM等存儲型器件,應在芯片的電源線(Vcc)跟地線(GND)間直接接入去耦電容。
● 去耦電容的引線不能過長,特別是高頻旁路電容不能帶引線。
● 在印制板中有接觸器、繼電器、按鈕等元件時.操作它們時均會產生較大火花放電,必須RC 電路來接收放電電流。個別 R 取 1 ~ 2K,C取2.2 ~ 47UF。
● CMOS的輸入阻抗很高,且易受感應,因此在利用時對不必端要接地或接正電源。地網接地電阻測試儀將兩根接地棒分別插入地面400mm深,一根離接地體40m遠,另一根離接地體20m遠。
● 設計時應判斷利用高頻低頻中頻三種去耦電容,中頻與低頻去耦電容可依據器件與PCB功耗決定,可分辨選47-1000uF跟470-3300uF;高頻電容盤算為: C=P/V*V*F。
● 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。
● 用大容量的鉭電容或聚酷電容而不必電解電容作電路充放電儲能電容。利用管狀電時,外殼要接地。
上一篇:高耗能負荷及諧波對電網安全有哪些影響
下一篇:沒有了
日本黄色视频免费观看